SDRAM從發(fā)展至今歷經(jīng)了五代，分別是：第一代SDR SDRAM，第二代DDR SDRAM，第三代DDR2 SDRAM，第四代DDR3 SDRAM，第五代DDR4 SDRAM,SDRAM有一個(gè)同步接口，在響應(yīng)控制輸入前會(huì)等待一個(gè)時(shí)鐘信號(hào)，這樣就能和計(jì)算機(jī)的系統(tǒng)總線同步。時(shí)鐘被用來驅(qū)動(dòng)一個(gè)有限狀態(tài)機(jī)，對進(jìn)入的指令進(jìn)行管線(Pipeline)操作。接下來由國內(nèi)專注于代理銷售SDRAM、SRAM、PSRAM、MRAM等存儲(chǔ)芯片供應(yīng)商英尚微電子解析這款比腦力更強(qiáng)大的DDR SDRAM控制器。
 
任何DRAM控制器背后的智商都是與命令時(shí)序和執(zhí)行相關(guān)的邏輯。DDR SDRAM不是簡單的設(shè)備。它們包含多個(gè)獨(dú)立的存儲(chǔ)體，并且每個(gè)隨機(jī)讀取或?qū)懭朐L問都必須在存儲(chǔ)體激活命令之前，最后是存儲(chǔ)體預(yù)充電命令。一旦激活了存儲(chǔ)體，結(jié)果就是打開一個(gè)數(shù)據(jù)頁，該頁面允許對存儲(chǔ)體的一小部分進(jìn)行多個(gè)讀或?qū)懖僮鳌?br />  
為了最大化存儲(chǔ)通道帶寬，提前查看命令隊(duì)列并將所有訪問開放庫中所有打開頁面的命令組合在一起是有利的。通過命令重新排序和調(diào)度來減少存儲(chǔ)體激活和預(yù)充電“停機(jī)時(shí)間”的開銷可以顯著提高SoC到存儲(chǔ)通道的性能。
 
存儲(chǔ)器控制器還應(yīng)盡一切努力“隱藏”存儲(chǔ)區(qū)，以激活并在命令槽中預(yù)充電命令，否則該命令槽將不可用。最小化命令爭用還可以優(yōu)化通道性能。
 
DDR SDRAM控制器邏輯還必須滿足DRAM的刷新要求。在不耐延遲的命令和過期的刷新要求之間進(jìn)行仲裁需要控制器內(nèi)復(fù)雜的優(yōu)先級(jí)劃分?？刂破鬟€必須經(jīng)常在SoC中使用內(nèi)存資源的多個(gè)子塊之間進(jìn)行仲裁。這種仲裁要求能夠?qū)Υ鎯?chǔ)通道中的流量進(jìn)行優(yōu)先級(jí)排序，而又不會(huì)通過高優(yōu)先級(jí)命令的無盡隊(duì)列使低優(yōu)先級(jí)命令處于饑餓狀態(tài)。最終，該過程永遠(yuǎn)不可能是完美的，并且經(jīng)常針對特定應(yīng)用進(jìn)行量身定制。
 
IP救援
 
開發(fā)DDR SDRAM接口需要多個(gè)工程學(xué)科。使用典型的ASIC設(shè)計(jì)流程（RTL，邏輯綜合，布局和布線）開發(fā)存儲(chǔ)器控制器的大腦，并在完全定制的混合信號(hào)設(shè)計(jì)環(huán)境（示意圖捕獲，模擬仿真，定制布局）中開發(fā)PHY的功能。）。很少有現(xiàn)代SoC能夠與擁有這兩個(gè)領(lǐng)域的專業(yè)知識(shí)和EDA工具的設(shè)計(jì)團(tuán)隊(duì)聯(lián)系在一起。幸運(yùn)的是當(dāng)今的SoC設(shè)計(jì)人員不再需要擔(dān)心存儲(chǔ)器控制器和接口的挑戰(zhàn)，因?yàn)楝F(xiàn)在可以使用半導(dǎo)體IP，從而減少了總開發(fā)成本和上市時(shí)間。
 
 
 本文關(guān)鍵詞：DDR SDRAM

相關(guān)文章： FPGA為什么要使用SDRAM
 

深圳市英尚微電子有限公司是一家專業(yè)的靜態(tài)隨機(jī)記憶體產(chǎn)品及方案提供商，十年來專業(yè)致力代理分銷存儲(chǔ)芯片IC, SRAM、MRAM、pSRAM、 FLASH芯片、SDRAM（DDR1/DDR2/DDR3）等,為客人提供性價(jià)比更高的產(chǎn)品及方案。
英尚微電子中國區(qū)指定的授權(quán)代理：VTI、NETSOL、JSC濟(jì)州半導(dǎo)體(EMLSI)、Everspin 、IPSILOG、LYONTEK、ISSI、CYPRESS、ISOCOME、PARAGON、SINOCHIP、UNIIC； 著名半導(dǎo)體品牌的專業(yè)分銷商  如：RAMTROM、ETRON、FUJITSU、LYONTEK、WILLSEMI。